（文/赖家琪 编辑/吕栋） 一边是摩尔定律驱动的先进制程演进出现瓶颈，另一边是极紫外光刻机（EUV）的获取受阻，华为和中国产业界合力走出了另一条路——用时间缩微代替几何缩微，也就是以逻辑折叠技术为代表的“韬定律”。 今年9月，华为发布了麒麟9050 Pro芯片，这是全球首款采用逻辑折叠技术的系统级（SoC）芯片。如今，下一代麒麟芯片也已准备就绪。 近日，华为在上海练秋湖研发中心举行麒麟芯片技术交流会。华为半导体业务、无线终端芯片产品管理部部长徐松余在会上对观察者网透露，“麒麟（芯片）2027已经在我们手上，而且到目前为止，所有的测试结果都符合我们的预期”。 对于“麒麟芯片2027”的具体架构、性能参数及量产时间，徐松余暂未披露更多信息。不过，他表示，逻辑折叠技术在未来10年的演进是可持续的，只是“至于具体到哪个阶段，每个点需要用什么样的技术，可能需要逐步再开展和讨论”。 2020年美国切断芯片供应后，徐松余回顾说，华为一度“从山峰跌到了谷底”，无法获得全球最先进的生产要素。 之后几年，麒麟走过了一段并不平坦的路，也在新的产业条件下持续积累和探索。2023年8月，在中国半导体产业界的支持下，搭载麒麟芯片的Mate60系列回归，并持续支撑Mate、Pura、nova、畅享等多款华为终端产品上市。2023年以来，基于麒麟芯片的终端产品累计发货已经过亿。 “虽然仍有短板，但消费者依然支持，使得我们这条路得以延续。”徐松余说，自2023年以来，基于麒麟芯片的手机累积发货量已超过1亿台。 芯片能力恢复之后，华为也在思考未来还能走多远。随着摩尔定律逼近极限，几何缩微的挑战越来越大、收益越来越小，华为开始把创新的焦点转移到时间缩微上。今年5月、9月发布的两篇关于“韬定律”的论文，既是华为给全球半导体产业指出的演进方向，也是其在供应限制下为自己走出的一条生路。 “韬定律”的核心在于让数据少绕路，通过降低时间常数来持续提升性能和能效。逻辑折叠则是“韬定律”中最关键的一个技术，就是把电路折起来重新设计，再根据逻辑关系进行分层布局，借助高速通道连接，以缩短信号传输路径。 麒麟9050 Pro 观察者网 在麒麟9050系列上，逻辑折叠技术首次实现产品化落地。它不是简单把几颗芯片叠在一起，而是在芯片设计之初就以三维视角进行系统设计，将逻辑电路分布在更适合的位置，把多颗DIE作为一个完整芯片进行协同设计，从而缩短信号走线、提升晶体管密度，并获得性能与功耗收益。 麒麟9050系列拥有超过5000万混合键合，有效信号互连超过500万，晶体管密度提升53.5%。麒麟9050 Pro的CPU大核能效提升41%，NPU算力提升140%。该系列可在新增占用＜2.5GB内存的情况下流畅运行30B MoE大模型，大模型加载性能提升25%，相比上一代节省75%内存占用。 徐松余指出，麒麟9050 Pro的混合键合间距已经达到1.5微米，而下一代产品可以做到1微米，未来还将进一步演进。当间距之比达到1:1之后，就可以在关键路径上缩短距离、提升性能和能效，有助于部署更多高速通道，让更多逻辑和系统精准折叠。 未来继续增加折叠层数，也是可以探索的方向之一。不过，徐松余并未给出逻辑折叠能够达到多少层的具体上限，也没有将其描述为适用于所有芯片的统一方案，只是强调芯片设计始终要从现实环境、产品需求出发，由芯片团队与整机团队共同确定用户体验目标，再据此制定芯片规格、架构和技术方案。 在中国电子产业的托举下，麒麟9050系列得以成功量产。“它不仅是一个晶体管密度提升，确实带来了性能和能效的提升，所以大家各自选择了适合各自的一个演进之路。”徐松余坦言，可能在某个阶段某个节点，华为会和其他先进芯片厂商殊途同归，但不会去做中间的一些比较。 “今年的规模量产是一个非常关键性的起点，未来几年我们还有很多方向可以持续去努力。”徐松余说，除了逻辑折叠、混合键合间距外，还可以对一些设计工具进行后端优化，“总之就是，即使我们暂时失去了在几何缩微方向上的能力，但是我们依然可以开启未来10年的新征程”。 本文系观察者网独家稿件，未经授权，不得转载。 特别